Re: Questions informatiques
Posté : mer. juil. 01, 2026 17:44 pm
Traduc auto :
IBM a annoncé la création de la première technologie au monde pour la production de puces inférieures à 1 nm
IBM a déclaré que sa nouvelle architecture de puce pouvait accueillir près de 100 milliards de transistors sur une seule petite puce.
Cela augmente la puissance de calcul et l’efficacité énergétique. IBM décrit sa technologie comme « la première au monde avec une taille d’élément inférieure à 1 nm ». Elle est axée sur les centres de données utilisant l’intelligence artificielle.
Selon Jay Gambetta, directeur et chercheur d’IBM Research, la technologie présentée caractérise un avenir où la puissance de calcul augmentera sans augmentation significative de la consommation d’énergie. Bien sûr, la technologie présentée n’implique pas la production de puces inférieures à 1 nm au sens littéral.
Les développeurs sont depuis longtemps convaincus que la création de puces fonctionnelles fiables avec des transistors et d’autres éléments inférieurs à 1 nm est impraticable pour de nombreuses raisons. Par exemple, en raison du tunneling quantique, lorsque les électrons commencent à traverser des barrières et rendent le fonctionnement des transistors impossible.
De plus, il est techniquement impossible de créer un transistor plus petit que l’atome lui-même. Le diamètre de l’atome de silicium est de 0,24 nm, et les couches isolantes d’oxyde de silicium ne comprennent que quelques couches atomiques selon les normes modernes. Si la taille réelle des transistors était réduite à moins de 1 nm, leur structure physique s’effondrerait simplement, puisqu’il y aurait moins d’un atome par élément logique.
Par conséquent, IBM affirme en réalité que la nouvelle architecture offre une augmentation de la puissance de calcul attendue si la puce théorique était composée d’éléments de dimensions réelles inférieures à 1 nm.
IBM note que la nouvelle technologie de production repose sur un procédé à 0,7 nm, que l’entreprise appelle un procédé à 7 angströms, puisque 1 nm équivaut à 10 angströms. Cependant, ces désignations techniques n’ont rien à voir avec la taille réelle des puces. Les générations précédentes de puces développées dans les années 1970 et 1980 comportaient des éléments physiques dont les dimensions correspondaient au numéro indiqué dans le nom d’un nœud de procédé ou d’un procédé de fabrication, comme les puces fabriquées à partir d’un procédé 180 nm.
Pour surmonter les limites physiques de la mise à l’échelle, la nouvelle architecture d’IBM propose un placement vertical décalé des transistors. Cela permet de placer plus de transistors dans la même zone de puce. L’architecture est basée sur le développement antérieur des transistors nanosheets, qui a rendu possible la technologie de procédé 2nm introduite en 2021.
L’unité de base de l’architecture présentée se compose de deux transistors connectés et fixés ensemble. Chacune d’elles se compose de trois nanofeuilles d’une épaisseur de 5 nm chacune, ce qui correspond à environ 15 rangées d’atomes de silicium. La distance entre chaque nanofeuille est d’environ 9 nm.
Les rapports techniques d’IBM soulignent que l’architecture est capable d’offrir 50 % de puissance de calcul en plus et 70 % d’efficacité énergétique supérieure par rapport à la génération précédente de puces 2 nm.
IBM a également démontré comment cette architecture innovante peut offrir une amélioration de 40 % de la scalabilité des SRAM. Ce type de mémoire permet des opérations de lecture/écriture rapides mais gourmandes en énergie, essentielles pour de nombreuses applications alimentées par l’IA.
L’amélioration de la mémoire est rendue possible grâce à la conception alternée des canaux pour les cellules SRAM. Ce sont des unités de stockage mémoire composées de 6 transistors. Cela réduit la cellule de 40 % et permet à plus de mémoire de tenir dans la même zone de puce.
IBM n’a pas nommé de partenaires avec lesquels elle coopérera dans la mise en œuvre commerciale de cette nouvelle technologie. Cependant, selon Huiming Bu, vice-président de la R&D mondiale d’IBM Semiconductors et d’IBM Research, la production de puces commerciales pourrait commencer dans les 5 prochaines années, mais très probablement dans la prochaine décennie.
IBM a annoncé la création de la première technologie au monde pour la production de puces inférieures à 1 nm
IBM a déclaré que sa nouvelle architecture de puce pouvait accueillir près de 100 milliards de transistors sur une seule petite puce.
Cela augmente la puissance de calcul et l’efficacité énergétique. IBM décrit sa technologie comme « la première au monde avec une taille d’élément inférieure à 1 nm ». Elle est axée sur les centres de données utilisant l’intelligence artificielle.
Selon Jay Gambetta, directeur et chercheur d’IBM Research, la technologie présentée caractérise un avenir où la puissance de calcul augmentera sans augmentation significative de la consommation d’énergie. Bien sûr, la technologie présentée n’implique pas la production de puces inférieures à 1 nm au sens littéral.
Les développeurs sont depuis longtemps convaincus que la création de puces fonctionnelles fiables avec des transistors et d’autres éléments inférieurs à 1 nm est impraticable pour de nombreuses raisons. Par exemple, en raison du tunneling quantique, lorsque les électrons commencent à traverser des barrières et rendent le fonctionnement des transistors impossible.
De plus, il est techniquement impossible de créer un transistor plus petit que l’atome lui-même. Le diamètre de l’atome de silicium est de 0,24 nm, et les couches isolantes d’oxyde de silicium ne comprennent que quelques couches atomiques selon les normes modernes. Si la taille réelle des transistors était réduite à moins de 1 nm, leur structure physique s’effondrerait simplement, puisqu’il y aurait moins d’un atome par élément logique.
Par conséquent, IBM affirme en réalité que la nouvelle architecture offre une augmentation de la puissance de calcul attendue si la puce théorique était composée d’éléments de dimensions réelles inférieures à 1 nm.
IBM note que la nouvelle technologie de production repose sur un procédé à 0,7 nm, que l’entreprise appelle un procédé à 7 angströms, puisque 1 nm équivaut à 10 angströms. Cependant, ces désignations techniques n’ont rien à voir avec la taille réelle des puces. Les générations précédentes de puces développées dans les années 1970 et 1980 comportaient des éléments physiques dont les dimensions correspondaient au numéro indiqué dans le nom d’un nœud de procédé ou d’un procédé de fabrication, comme les puces fabriquées à partir d’un procédé 180 nm.
Pour surmonter les limites physiques de la mise à l’échelle, la nouvelle architecture d’IBM propose un placement vertical décalé des transistors. Cela permet de placer plus de transistors dans la même zone de puce. L’architecture est basée sur le développement antérieur des transistors nanosheets, qui a rendu possible la technologie de procédé 2nm introduite en 2021.
L’unité de base de l’architecture présentée se compose de deux transistors connectés et fixés ensemble. Chacune d’elles se compose de trois nanofeuilles d’une épaisseur de 5 nm chacune, ce qui correspond à environ 15 rangées d’atomes de silicium. La distance entre chaque nanofeuille est d’environ 9 nm.
Les rapports techniques d’IBM soulignent que l’architecture est capable d’offrir 50 % de puissance de calcul en plus et 70 % d’efficacité énergétique supérieure par rapport à la génération précédente de puces 2 nm.
IBM a également démontré comment cette architecture innovante peut offrir une amélioration de 40 % de la scalabilité des SRAM. Ce type de mémoire permet des opérations de lecture/écriture rapides mais gourmandes en énergie, essentielles pour de nombreuses applications alimentées par l’IA.
L’amélioration de la mémoire est rendue possible grâce à la conception alternée des canaux pour les cellules SRAM. Ce sont des unités de stockage mémoire composées de 6 transistors. Cela réduit la cellule de 40 % et permet à plus de mémoire de tenir dans la même zone de puce.
IBM n’a pas nommé de partenaires avec lesquels elle coopérera dans la mise en œuvre commerciale de cette nouvelle technologie. Cependant, selon Huiming Bu, vice-président de la R&D mondiale d’IBM Semiconductors et d’IBM Research, la production de puces commerciales pourrait commencer dans les 5 prochaines années, mais très probablement dans la prochaine décennie.
